일본공개특허공보 평02-010333호(1990.01.16) 1부.

⑲ 日本国特許庁(JP)

① 特許出願公開

@ 公開特許公報(A) 平2-10333

®Int. Cl. 5

識別記号

庁内整理番号

43公開 平成2年(1990)1月16日

G 02 F 1/136 H 01 L 27/04 500 C A 7370-2H 7514-5F 7514-5F

審査請求 未請求 請求項の数 1 (全5頁)

⑤発明の名称 アクテイブ型液晶表示素子

②特 顧 昭63-161207

②出 願 昭63(1988)6月29日

@発明者 日比野 吉高

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

@発明者 広部 俊彦

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

@発明者 深見 誠

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

勿出 願 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

四代理 人 弁理士 杉山 教至

外1名

明 細 書

1. 発明の名称

アクティブ型液晶表示素子

2. 特許請求の範囲

液晶セル基板上に、ゲート電板、半導体膜、ソース電板及びドレイン電板を有する薄膜トランジスタに並設された付加容景素子と、前配ドレイン電板に連結された絵素電極とを配列してなるアクティブ型液晶表示素子において、前配付加容量素子は1対の電極間に低温盤化膜と高温強化膜の積層膜を介在して成ることを特徴とするアクティブ型液晶表示案子。

3. 発明の詳細な説明

く産業上の利用分野>

この発明は、アクティブ型液晶表示素子の構造 に関し、特に液晶を駆動するスイッチング素子に 付加された付加容量素子の構造に関するものであ る。

く従来の技術>

近年、液晶等を用いて大容骨の情報を表示する

マトリックス液晶表示素子の各絵素のスイッチング素子として輝度トランジスタ(TFT)をガラス基板等の絶縁性基板上に配設したアクティブ型液晶表示素子が在目されている。

第6図は、従来のアクティブ型液晶表示案子の等価回路図であり、TFTのドレイン電板11に液晶の各絵業の容量 CLc と付加容量 Cs とが並列に接続されている。との付加容量 Cs とTFTの部分平面図を第7図に、第7図のIーI線の断面図を第8図に、第7図のⅡ—Ⅱ線の断面図を第9図に示す。

以下、製造工程に従って説明する。液晶セル基板となるガラス基板1の上にスパッタリングにより、1000~4000Åのタンタル(Ta)薄膜を形成し、フォトエッチング等の手法によりゲート電板2及びゲート配線を汚極酸化して下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成する。下部ゲート絶縁膜4を形成した後、スパッタリングとフォトエッチングとで透明導電膜(ITO)から成る付加容量

C。の電極13及び付加容量パスパーを形成する。. 次に、これらの上に全面にわたってプラズマCVD 法で、1000~5000 Å厚の窒化シリコンから 成る上部ゲート絶録膜5、100~1000 Å厚の アモルファスシリコン(aーSi)膜6、および 1000~5000 Å厚の窒化シリコンから成る保 膵絶縁膜 7 をチャンパー内の真空を保ったまま連 統的に堆積させる。更に、上記a-Si膜6および 保護絶級膜7をマスクを用いたフォトエッチング でパターン化した後、これらの上に100~1000Å 厚のリン(P)をドープした n^taーSi膜 8 および ソース・ドレイン電板用金属膜を順次堆積させ、 次いでマスクを用いたフォトエッチングでパター ン化して、ソース配線9、ソース電極10かよび ドレイン電極11を形成する。最後に、ドレイン 電極11に接してITOから成る絵素電極12を 形成し、これによってゲート配線 3 とソース配線 9 の交差点毎にTFT、絵素電板12及び絵素電 極12と付加容量用電極13の間で形成される付 加容量素子がマトリックス状に配列された液晶セ

ル基板が製作される。この液晶セル基板と他方の セル基板間に液晶を封入してツイスト配向させる ことによりアクティブ型液晶表示案子が得られる。 <発明が解決しようとする課題>

付加容量素子付きのTFT液晶表示素子化から成て、この付加容量で、の電極13にITOから成る透明電極を用い、誘電体膜としてゲート約線である高温窒化膜(膜の形成温度がおよそ300で以上である。を使用した場合、このITO膜と関連をの界面に粒状の荒れが生じ、のかるとの界面に粒状の荒れが生じ、自動が発生しやすい、リークや絶縁破壊が生じる条単にである。また絵素電極12一C。間の場合では、必然のにその該当するスとの発生し、大の製造歩留りを大きく低下させるととになる。

本発明はかかる課題を解決するためになされた もので、リークや点欠陥のないまた絶縁耐圧の高

い付加容量素子を有するアクティブ型液晶表示案 子を提供することを目的とする。

<課題を解決するための手段>

この発明は、液晶セル基板にTFTと並設して 形成される付加容量素子の勝電体膜として成膜条件の異なる窒化シリコン膜即ち低温窒化膜と高温 窒化膜を主体とする積層膜を用いることを特徴と している。窒化シリコン膜の成膜温度としては 450で以下窒ましくは350で以下の温度で低 温窒化膜を形成し、この膜の形成温度より高い温度で高温度化膜を形成する。

このような構造の付加容量素子を有する液晶セル搭板を用いて液晶セルを形成しツイスト配向された液晶を軽入することによりアクティブ型液晶要示案子が構成される。

<作 用>

この発明においては、付加容量 C_S の電極膜の成膜温度より低い温度範囲で低温器化膜が成膜されるととより、 C_S の電極膜と C_S の誘電体膜との界面に発生する粒状の充れが抑制され、電極膜

あるいは誘電体膜の白潤化が防止される。また、 ゲート絶縁膜と同じである高温窒化膜との機構膜 構造にすることにより、電気的耐圧の向上及び点 欠陥やリークが防止され、液晶表示素子の動作特 性を向上させる。

く実 施例>

第1図は、本発明の一実施例の説明に供する 膜トランジスタアレイの部分平面図である。第2 図は同図のIーI線の断面図である。

第1図、第2図において、1はセル基板となるがラス等の絶縁基板、2、3はこの絶縁基板1上にスパッタリングとフォトエッチングにより形成されたゲート電極とゲートパスパー電極である。これらの電極にはTa金属が用いられる。このゲート電極2及びゲートパスパー電極3(各膜厚約3000Å)を陽極酸化して、酸化タンタルの下部ゲート絶縁膜4(膜厚約1000Å)を形成する。下部ゲート絶縁膜4を形成した後、スパッタリングとフォトエッチングでITO膜から成るCs電板13(膜厚約2000Å)及びCsパスパー

を形成し、それを完全に覆う形でプラズマCVD 法とフォトエッチングとにより窒化シリコン膜か ら成る下部鉄電体膜14を形成する。5,6,7 はそれぞれ上部ゲート絶録膜、アモルファスシリ コン障(a-Si膜)、保護絶縁膜(窒化膜)であ る。これらは、プラズマCVD法により、順次積 層被膜され、マスクを用いたフォトエッチングで パターン化されたものである。8,9,10,11 は、とれらの膜上に形成されたリンをドープした n⁺ーaーSi膜(8)、Ti 金属によるソースパスパ - 貮板(9)、ソース電極(LO)及びドレイン電板(LI)であ る。これらの電極もスパッタリング(Ti 唐の形 成)とマスクを用いたフォトエッチングでパター ン化される。12はこのドレイン電極11に接し て形成された ITOから成る絵素電極 (対向電極) である。

付加容量素子における勝電体膜の形成条件の一 実施例は次の通りである。プラズマCVD法を用 い、各ガスの流量を、それぞれSiH。:100cc, NH,:150cc,N2:1850ccとし,ガス圧

優れた、粒子の細かい膜となっているo

第3図に成膜温度と電気的耐圧との関係を示す。
耐圧の測定は、面積2m角のサンブルを用い、
(+)Ti電極/SiNx誘電体膜(下部3000Å、上部2000Å)/ITO(2000Å)(一)の構造で行った。この時のCs電極13の成膜温度は300でであった。ITOの成膜温度と同じかまたはそれより低い温度で下部誘電体膜14を形成すると、ITO膜や誘電体膜に自濁現象や粒子荒れのない優れた液晶表示素子が得られた。この理由は、成膜温度が低いため、膜成長時に下地のITO膜の分解が少なく、またそれにもとづく分解In原子の誘電体膜への移行現象が少なくなるためと考えられる。

第4図、第5図に付加容量素子の勝電体14.5 の膜厚を変化させた場合の効果を示す。第4図の 斜線付棒グラフ(A)は、誘電体膜の形成温度を 350℃とし、1層構造で膜厚5000Åとした 場合の耐圧分布データを示している。100V位 の耐圧しかない結果になっている。一方、同図白 カ130 pa(パスカル)・高周波電力800Wの条件下で、低温窒化シリコン膜から成る下部誘電体膜14の成膜温度を250でとし、高温窒化シリコン膜から成る上部誘電体膜5(ゲート絶縁膜と同一)の成膜温度を350でとした。各膜厚は、下部誘電体膜14が2000~4000Å、上部誘電体膜5が1000~4000Å、2層の膜厚は3000~8000Åである。その結果、耐圧の優れた液晶表示案子が得られた。この時の各誘電体膜14、5の特性を表1に示す。

表 :

	勝電率(6)	エッチングレート
下部勝電体膜14	6. 9	1 8.0 (A/S)
上部誘電体膜 5	7. 1	2.0

との時のエッチング液の組成は、BHF液(50%HF:40%NH,F=1:10)であり、室温で行なり。表1から示されるように、下部誘電体膜14は上部勝電体膜5に較べて軟らかく、下地膜(この場合ITO膜)のカバーリング特性の

地の棒グラフ(B)は、下部誘電体膜 1 4 を形成温度 2 5 0 ℃で膜厚 3 0 0 0 Å としその上に上部誘電体膜 5 を形成温度 3 5 0 ℃で膜厚 2 0 0 0 Å 段 届した 2 届膜構造(合計膜厚 5 0 0 0 Å)とした場合の耐圧分布データを示している。同じ膜厚であっても、1 届構造に較べて耐圧分布が大幅に改善されたととを示している。

第6図は2層構造膜で誘電体14.5の膜厚をさらに増加させた場合の結果である。下部誘電体膜14を形成温度250℃、膜厚4000Åとし、上部誘電体膜5として温度350℃、膜厚3500Å、2層の合計膜厚を7500Åとした場合の耐圧分布データを示している。2層の膜厚5000Åの場合に較べ更に耐圧が向上し、またリークも減少する結果となっている。

く発明の効果>

本発明は以上詳細に説明したとおり、付加容量 索子の誘電体膜として成膜条件の異なる2層の望 化シリコン材料を主体とする膜を用いることによ り、Cs電極と誘電体膜との界面の粒子荒れが抑

特開平2-10333 (4)

制され、耐圧的にも十分満足できる価が得られる 効果がある。

4. 図面の簡単な説明


第1図は本発明の一実施例による薄膜トランジスタを用いたアクティブ型液晶表示素子の部分平面図、第2図は第1図IーI線の断面構造図、第3図は付加容量の誘電体膜の成膜温度と電気的耐圧との関係を示す説明図、第4図は誘電体膜の1層構造をよび2層構造の場合の耐圧分布を示す説明図、第4図は使来のアクティブ型液晶表示式説明図、第6図は従来のアクティブ型液晶表示素子の特価回路図、第7図は従来のアクティブ型液晶表示素子の特価回路図、第7図は第7図のIーI線の断面構造図、第9図は第7図のIーI線の断面構造図である。

図にかいて、1 はガラス等の絶縁基板、2 はタンタルゲート電板、3 はゲートパスパー、4 はゲート絶縁膜(陽極酸化膜)、5 はゲート絶縁膜(上部誘電体膜)、6 はアモルファスシリコン


 (a-Si)膜、7は保護絶縁膜、8はn⁺-a-Si 膜、9はソースパスパー、10はソース領極、 11はドレイン電極、12は絵業電板(ITO膜)、


13はCs 電板、14は下部酵電体膜である。


代理人 弁理士 杉 山 毅 至(他1名)





SS 1 521




















-195-